# (2) Japanese Patent Application Laid-Open No. 2002-124649 (1996)

# "SEMICONDUCTOR INTEGRATED CIRCUIT AND METHOD OF MANUFACTURING THE SAME"

The following is an English translation of an extract of the above application.

5

As shown in Fig. 9, a silicon oxide film 24 is formed on a barrier layer 23 and a silicon nitride film 18.

Next, a hardmask 26 composed of a tungsten film is formed at an upper portion of the silicon oxide film 24.

10

Next, as shown in Fig. 10, a photoresist film (not shown) is formed on the hardmask 26, and then dry etching is performed on the hardmask 26 using the photoresist film as a mask. Thereafter, dry etching is performed on the silicon oxide film 24 and the silicon nitride film 18 using the hardmask 26 as a mask, thereby forming a deep hole 27 (concave portion). On a bottom surface of the deep hole 27 (concave portion), a surface of the barrier layer 23 existing in a through-hole 23 is exposed.

15

Next, after remaining hardmask 26 at the upper portion of the silicon oxide film 24 is removed using a solution containing hydrogen peroxide, a tantalum nitride film 29 is formed at the upper portion of the silicon oxide film 24 and inside the hole 27 as shown in Fig. 13.

20

25

Next, as shown in Fig. 14, a Ru film 30 (having a thickness of approximately 30 nm) is formed at an upper portion of the tantalum nitride film 29 by CVD method.

Next, heat treatment in the reducing atmosphere such as NH<sub>3</sub> atmosphere for 3 minutes at a temperature of 600  $^{\circ}$ C is performed. After that, heat treatment in the non-oxide atmosphere such as N<sub>2</sub> atmosphere for 2 minutes at a temperature of 750  $^{\circ}$ C is performed.

Next, after a photoresist film (not shown) is applied on the Ru film 30 and whole image exposure is carried out, the photoresist film (not shown) is left in the hole 27 by developing the photoresist film.

Next, dry etching is performed using the photoresist film as a mask to remove Ru films 30b and 30d on the silicon oxide film 24, thereby forming an lower electrode 30A. Thereafter, the photoresist film in the hole 27 is removed (Fig. 15).

5

10

15

20

25

Next, as shown in Fig. 16, a tantalum oxide film 32a is formed inside the hole 27 in which the lower electrode 30A is formed and on the silicon oxide film 24.

Next, as shown in Fig. 17, a tantalum oxide film 32b is further formed on the tantalum oxide film 32a.

Next, as shown in Fig. 18, an upper electrode 33 is formed at the upper portion of the tantalum oxide film 32b. The upper electrode 33 is formed by forming a Ru film 33a (having a thickness of approximately 70 nm) and a W film 33b (having a thickness of approximately 100 nm) at the upper portion of the tantalum oxide film 32b using CVD method, for example.

As described in detail above, according to the preferred embodiment, because heat treatment in the reducing atmosphere is performed, it is possible to remove oxygen and organic impurities which are incorporated into the Ru film, at the time of depositing the Ru film composing the lower electrode 30A. Furthermore, because heat treatment in the non-oxide atmosphere at a high temperature is performed, the Ru film 30 can be densified.

As a result, it becomes possible to prevent the barrier layer 23 from being oxidized due to the effects caused by oxygen in the Ru film 30, and thus to ensure continuity between the Ru film 30 and the barrier layer 23 (plug 22).

Moreover, concavity and convexity of the Ru film can be reduced by removing oxygen and organic impurities which are incorporated into the Ru film at the time of

deposition of the Ru film. Further, the Ru film can be flattened and densified owing to subsequent heat treatment in the non-oxide atmosphere at a high temperature.

As just described, because the Ru film is densified, the contraction and fluctuation of the Ru film during heat treatment can be prevented at the formation of the tantalum oxide film to be formed at the upper portion of the Ru film, and consequently a reduction in distortion of the Ru film can be accomplished. As a consequence of this, a reduction in leakage current can be attained.

5

#### (19)日本国特許庁(JP)

# (12)公開特許公報(A)

## (11)特許出願公開番号 特開2002—124649 (P2002—124649A)

(43)公開日 平成14年4月26日(2002.4.26)

(51) Int.Cl. 7

識別記号

FΙ

テーマコード (参考)

H01L 27/108 21/8242 H01L 27/10

621

C 5F083

651

審査請求 未請求 請求項の数5 OL (全18頁)

(21)出願番号

特願2000-317343(P2000-317343)

(22)出願日

平成12年10月18日(2000.10.18)

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 飯島 晋平

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体グループ内

(72)発明者 山本 智志

東京都青梅市新町六丁目16番地の3 株式

会社日立製作所デバイス開発センタ内

(74)代理人 100080001

弁理士 筒井 大和

Fターム(参考) 5F083 AD24 AD48 GA09 JA06 JA35

JA38 JA39 JA40 MA06 MA18


NAO1 NAO8 PRO7 PR39 PR40

### (54)【発明の名称】半導体集積回路装置およびその製造方法

#### (57)【要約】

【課題】 孔の内部に情報蓄積用容量素子の下部電極を 構成するRu膜を精度良く形成することのできる技術を 提供する。

【解決手段】 情報蓄積用容量素子が形成される深い孔27の側壁および底部に堆積すべき下部電極材料であるRu膜30aの成膜後に還元性雰囲気で熱処理を施す。また、Ru膜を、Ru30aおよびRu30bの積層構造とする。その結果、Ru膜中の不純物を効果的に除去することができ、Ru膜の緻密化を図ることができる。



#### 【特許請求の範囲】

【請求項1】 (a) 半導体基板の主表面にメモリセル 選択用MISFETを形成する工程と、(b) 前記メモ リセル選択用MISFETのソース、ドレイン領域と電 気的に接続されたプラグを形成する工程と、(c)前記 プラグ上に酸化シリコン膜を形成する工程と、(d)前 記酸化シリコン膜中に前記プラグ表面まで到達する孔を 形成する工程と、(e)前記孔の側壁および底部に、R u膜の堆積と、熱処理工程を繰り返すことによりRu膜 の積層膜を形成する工程と、(f)前記Ru膜の積層膜 10 上に容量絶縁膜を形成する工程と、(g)前記容量絶縁 膜上に上部電極を形成する工程と、を有することを特徴 とする半導体集積回路装置の製造方法。

【請求項2】 前記熱処理工程は、還元性雰囲気下での 熱処理を含むことを特徴とする請求項1記載の半導体集 積回路装置の製造方法。

【請求項3】 (a) 半導体基板の主表面にメモリセル 選択用MISFETを形成する工程と、(b) 前記メモ リセル選択用MISFETのソース、ドレイン領域と電 気的に接続されたプラグを形成する工程と、(c)前記 20 プラグ上に酸化シリコン膜を形成する工程と、(d)前 記酸化シリコン膜中に前記プラグ表面まで到達する孔を 形成する工程と、(e)前記孔の側壁および底部に、R uの有機化合物と酸化剤を反応させることによってRu 膜を形成する工程と、(f)前記Ru膜を還元性雰囲気 下で熱処理する工程と、(g)前記Ru膜上に容量絶縁 膜を形成する工程と、(h)前記容量絶縁膜上に上部電 極を形成する工程と、を有することを特徴とする半導体 集積回路装置の製造方法。

(a) 半導体基板の主表面にメモリセル 30 選択用MISFETを形成する工程と、(b)前記メモ リセル選択用MISFETのソース、ドレイン領域と電 気的に接続されたプラグを形成する工程と、(c)前記 プラグ上に酸化シリコン膜を形成する工程と、(d)前 記酸化シリコン膜中に前記プラグ表面まで到達する孔を 形成する工程と、(e)前記孔の側壁および底部に、R uの有機化合物と酸化剤を反応させることによってRu 膜を形成する工程と、(f)前記Ru膜に還元性雰囲気 下での第1の熱処理と、非酸化性雰囲気下での第2の熱 処理を施す工程と、(g)前記Ru膜上に容量絶縁膜を 40 形成する工程と、(h)前記容量絶縁膜上に上部電極を 形成する工程と、を有することを特徴とする半導体集積 回路装置の製造方法。

【請求項5】 (a) 半導体基板の主表面に形成された メモリセル選択用MISFETと、(b)前記メモリセ ル選択用MISFETのソース、ドレイン領域と電気的 に接続されたプラグと、(c)前記プラグ上に形成され た酸化シリコン膜と、 (d) 前記酸化シリコン膜中に形 成され、前記プラグ表面まで延在する孔であって、孔の 孔内に形成された下部電極であって、CVD法で形成さ れたRu膜の積層膜からなる下部電極と、この下部電極 の上部に形成された容量絶縁膜と、この容量絶縁膜上部 に形成された上部電極とからなる情報蓄積用容量素子 と、を有することを特徴とする半導体集積回路装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装 置およびその製造方法に関し、特に、絶縁膜に形成した 孔 (凹部) の内部にMIM構造 (Metal-Insulator-Meta 1) の情報蓄積用容量素子を形成する構造およびその製 造プロセスに適用して有効な技術に関する。

#### [0002]

【従来の技術】DRAMは、メモリセル選択用MISF ETとこのMISFETに直列に接続された情報蓄積用 容量素子を有している。この情報蓄積用容量素子には、 例えば、下部電極となるシリコン、容量絶縁膜となる酸 化タンタルおよび上部電極となるシリコンを順次堆積し て形成される。

【0003】また、この情報蓄積用容量素子は、素子の 微細化を図り、また、ある程度の容量を確保するため、 絶縁膜中に深い孔を形成し、この孔中に形成される。

[0004]

【発明が解決しようとする課題】しかしながら、下部電 極にシリコンを用いる場合は、その上層に形成される酸 化タンタルの結晶化や膜質の改善のための熱処理 (酸化 性雰囲気中、800℃、3分)時に、シリコンと酸化タ ンタルとの界面にシリコン酸窒化膜が形成される。従っ て、酸化タンタルとこのシリコン酸窒化膜が誘電体とし て寄与するため、リーク電流は低く抑えられるものの、 高誘電率化が困難であった。

【0005】また、素子の微細化に伴い、情報蓄積用容 量素子が形成される孔の径が、さらに小さくなると孔側 壁の凹凸状に結晶化したシリコン同士が接触してしま い、酸化タンタル等の上層膜を形成できなくなる。

【0006】本発明者らは、情報蓄積用容量素子を構成 する下部電極材料についての研究・開発を行っており、 上記問題を解決するための下部電極材料として、ルテニ ウム (Ru) の採用を検討している。

【0007】このRuは、酸窒化膜のような低誘電率膜 を生成せず、また、金属であるため薄く形成することが 可能であると考えられる。

【0008】しかしながら、本発明者らが、下部電極と してRu膜を検討した結果、リーク電流の発生や、導通 不良などの不具合が見られた。

【0009】これらについて本発明者らが鋭意検討した 結果、リーク電流の発生については、次のような原因が 考えられた。

【0010】追って詳細に説明するように、Ru膜は、 その深さがその短径の5倍以上である孔と、(e)前記 50 Ruの有機化合物を原料として、酸化剤と反応させるこ

とにより成膜される。このため、Ru膜中には、有機物 **や酸素がRu膜中に取り込まれれる。その結果、Ru膜** は、緻密性に乏しく、また、その表面に凹凸を有する。 【0011】このようなRu膜上に、酸化タンタル膜等 の容量絶縁膜を形成し、酸化タンタルの結晶化および膜 質の改善のために熱処理を施すと、Ru膜が、収縮、変 動し、上層の酸化タンタル膜に歪みをもたらす。その結 果、リーク電流が生すると考えられる。

【0012】また、導通不良については、Ru膜中の酸 素が、メモリセル選択用MISFETとRu膜(情報蓄 積用容量素子の下部電極)とを接続するためのプラグ中 に拡散し、このプラグ表面に酸化物(絶縁物)が形成さ れることが原因と考えられる。

【0013】本発明の目的は、孔の内部に情報蓄積用容 量索子の下部電極を構成するRu膜を精度良く形成する ことのできる技術を提供することにある。

【0014】本発明の他の目的は、良好なRu膜を形成 することによりその上層に形成される容量絶縁膜の特性 の向上、ひいては、情報蓄積用容量素子の特性の向上を 図ることができる技術を提供することにある。

【0015】本発明の前記ならびにその他の目的と新規 な特徴は、本明細書の記述および添付図面から明らかに なるであろう。

#### [0016]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものを説明すれば、次のとおりで ある。1. 本発明の半導体集積回路装置の製造方法は、 (a) 半導体基板の主表面にメモリセル選択用MISF ETを形成する工程と、(b) 前記メモリセル選択用M ISFETのソース、ドレイン領域と電気的に接続され たプラグを形成する工程と、(c)前記プラグ上に酸化 シリコン膜を形成する工程と、(d)前記酸化シリコン 膜中に前記プラグ表面まで到達する孔を形成する工程 と、(e)前記孔の側壁および底部に、Ru膜の堆積 と、熱処理工程を繰り返すことによりRu膜の積層膜を 形成する工程と、(f)前記Ru膜の積層膜上に容量絶 縁膜を形成する工程と、(g)前記容量絶縁膜上に上部 電極を形成する工程と、を有する。2. 前記熱処理工程 は、還元性雰囲気下での熱処理を含む。3.また、本発 明の半導体集積回路装置の製造方法は、(a)半導体基 40 板の主表面にメモリセル選択用MISFETを形成する 工程と、(b) 前記メモリセル選択用MISFETのソ ース、ドレイン領域と電気的に接続されたプラグを形成 する工程と、(c)前記プラグ上に酸化シリコン膜を形 成する工程と、(d)前記酸化シリコン膜中に前記プラ グ表面まで到達する孔を形成する工程と、(e)前記孔 の側壁および底部に、Ruの有機化合物と酸化剤を反応 させることによってRu膜を形成する工程と、(f)前 記Ru膜を還元性雰囲気下で熱処理する工程と、(g) 前記Ru膜上に容量絶縁膜を形成する工程と、(h)前 50 ポリッシュバックすることによって形成する。

記容量絶縁膜上に上部電極を形成する工程と、を有す る。4. また、本発明の半導体集積回路装置の製造方法 は、(a) 半導体基板の主表面にメモリセル選択用MI SFETを形成する工程と、(b)前記メモリセル選択 用MISFETのソース、ドレイン領域と電気的に接続 されたプラグを形成する工程と、(c)前記プラグ上に 酸化シリコン膜を形成する工程と、(d)前記酸化シリ コン膜中に前記プラグ表面まで到達する孔を形成する工 程と、(e)前記孔の側壁および底部に、Ruの有機化 10 合物と酸化剤を反応させることによってRu膜を形成す る工程と、(f)前記Ru膜に還元性雰囲気下での第1 の熱処理と、非酸化性雰囲気下での第2の熱処理を施す 工程と、(g)前記Ru膜上に容量絶縁膜を形成する工 程と、(h)前記容量絶縁膜上に上部電極を形成する工 程と、を有する。5. 本発明の半導体集積回路装置は、 (a) 半導体基板の主表面に形成されたメモリセル選択 用MISFETと、(b) 前記メモリセル選択用MIS FETのソース、ドレイン領域と電気的に接続されたプ .ラグと、 (c) 前記プラグ上に形成された酸化シリコン 20 膜と、(d)前記酸化シリコン膜中に形成され、前記プ

#### [0017]

蓄積用容量素子と、を有する。

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて詳細に説明する。なお、実施の形態を説明す るための全図において、同一の機能を有する部材には同 一の符号を付し、その繰り返しの説明は省略する。

ラグ表面まで延在する孔であって、孔のその深さがその

短径の5倍以上である孔と、(e)前記孔内に形成され

た下部電極であって、Ru膜の積層膜からなる下部電極

と、この下部電極の上部に形成された容量絶縁膜と、こ

の容量絶縁膜上部に形成された上部電極とからなる情報

【0018】 (実施の形態1) 以下、本実施形態のDR AMの製造方法を図1~図18を用いて工程順に説明す

【0019】まず、図1に示すように、例えばp型の単 結晶シリコンからなる半導体基板 (ウエハ) 1の主面の 累子分離領域に素子分離2を形成する。また、この素子 分離2を形成することにより、図2に示すような、素子 分離2によって周囲を囲まれた細長い島状の活性領域 (L) が同時に形成される。これらの活性領域(L)の それぞれには、ソース、ドレインの一方を共有するメモ リセル選択用MISFETQsが2個ずつ形成される。 【0020】上記索子分離2は、半導体基板1の表面を エッチングして深さ300~400nm程度の溝を形成 し、この溝の内部に薄い酸化シリコン膜を形成する。続 いてこの溝の内部を含む半導体基板1上にCVD(Chemi cal Vapor Deposition)法で酸化シリコン膜4 (膜厚6 00nm程度)を堆積した後、酸化シリコン膜4を化学 機械研磨(Chemical Mechanical Polishing; CMP)法で

【0021】次に、半導体基板1にB(ホウ素)をイオ ン打ち込みすることによってp型ウエル3を形成し、続 いてp型ウエル3の表面をHF(フッ酸)系の洗浄液で 洗浄した後、半導体基板1を熱酸化することによって p 型ウエル3 (活性領域L) の表面に、膜厚6 nm程度の ゲート絶縁膜5を形成する。

【0022】次に、図3に示すように、ゲート絶縁膜5 の上部にゲート電極6を形成する。ゲート電極6は、例 えばゲート絶縁膜5の上部にP(リン)などをドープし たn型多結晶シリコン膜(膜厚70nm程度)、WN (窒化タングステン) またはTiN(窒化チタン) から なるバリアメタル膜(膜厚5nm~10nm程度)、W 膜(膜厚100nm程度) および窒化シリコン膜7 (膜 厚150nm程度)を順次堆積した後、フォトレジスト 膜をマスクにしてこれらの膜をドライエッチングするこ とによって形成する。多結晶シリコン膜および窒化シリ コン膜7はCVD法で堆積し、バリアメタル膜およびW 膜はスパッタリング法で堆積する。ゲート電極6は、ワ ード線(WL)として機能する。次いで、ウエット・ハ イドレゲン酸化を行い、ゲート電極6を構成する n型多 20 結晶シリコン膜の側壁に、薄いシリコン酸化膜を形成す る。このウエット・ハイドレゲン酸化によれば、シリコ ン上のみに選択的に酸化膜を形成することができる。

【0023】次に、p型ウエル3にAs(ヒ素)または P(リン)をイオン打ち込みしてゲート電極6の両側の p型ウエル3にn型半導体領域8(ソース、ドレイン) を形成する。ここまでの工程により、メモリセル選択用 MISFETQsが略完成する。

【0024】次に、図4に示すように、半導体基板1上 にCVD法で窒化シリコン膜9 (膜厚50nm) および 30 酸化シリコン膜10(膜厚600mm程度)を堆積す る。続いて酸化シリコン膜10の表面を化学機械研磨法 で平坦化した後、フォトレジスト膜(図示せず)をマス クにして酸化シリコン膜10および窒化シリコン膜9を ドライエッチングすることにより、メモリセル選択用M ISFETQsのn型半導体領域8(ソース、ドレイ ン) の上部にコンタクトホール11、12を形成する。 酸化シリコン膜10のエッチングは、窒化シリコン膜に 対する選択比が大きい条件で行い、窒化シリコン膜9の エッチングは、シリコンや酸化シリコン膜に対するエッ 40 チング選択比が大きい条件で行う。これにより、コンタ クトホール11、12がゲート電極6 (ワード線) に対 して自己整合(セルフアライン)で形成される。

【0025】次に、図5に示すように、コンタクトホー ル11、12の内部にプラグ13を形成する。プラグ1 3を形成するには、酸化シリコン膜10の上部にPをド ープしたn型多結晶シリコン膜をCVD法で堆積するこ とによって、コンタクトホール11、12の内部にこの n型多結晶シリコン膜を埋め込んだ後、コンタクトホー ル11、12の外部のn型多結晶シリコン膜を化学機械 50 ウォールスペーサ21をドライエッチングで除去した

研磨法 (またはエッチバック) で除去する。

【0026】次に、酸化シリコン膜10の上部にCVD 法で酸化シリコン膜14(膜厚150mm程度)を堆積 した後、フォトレジスト膜(図示せず)をマスクにして コンタクトホール11の上部の酸化シリコン膜14をド ライエッチングすることにより、スルーホール15を形 成する。

【0027】次に、スルーホール15の内部にプラグ1 6を形成する。プラグ16を形成するには、酸化シリコ ン膜14の上部に例えばスパッタリング法でTi膜とT iN膜との積層膜からなるバリアメタル膜を堆積し、続 いてバリアメタル膜の上部にCVD法でW膜を堆積する ことによって、スルーホール15の内部にこれらの膜を 埋め込んだ後、スルーホール15の外部のこれらの膜を 化学機械研磨法で除去する。このプラグ16および13 を介して、メモリセル選択用MISFETQsのn型半 導体領域8(ソース、ドレイン)と後述するピット線B Lとが接続される。

【0028】次に、酸化シリコン膜14およびプラグ1 6上にビット線BLを形成する。ビット線BLを形成す るには、例えば酸化シリコン膜14の上部にスパッタリ ング法でTiN膜(膜厚10nm程度、図示せず)を堆 積し、続いてTiN膜の上部にCVD法でW膜(膜厚5 0 nm程度)を堆積した後、フォトレジスト膜(図示せ ず) をマスクにしてこれらの膜をドライエッチングす る。

【0029】次に、図6に示すように、ビット線BLの 上部にCVD法で酸化シリコン膜17(膜厚300nm 程度) 堆積し、続いて化学機械研磨法でその表面を平坦 化する。次に、酸化シリコン膜17の上部にCVD法で 窒化シリコン膜18 (膜厚50 nm程度) を堆積し、続 いて窒化シリコン膜18および酸化シリコン膜17をド ライエッチングすることによって、プラグ13が埋め込 まれたコンタクトホール12の上部にスルーホール19 を形成する。

【0030】スルーホール19は、その径がその下部の コンタクトホール12の径よりも小さくなるように形成 する。具体的には、窒化シリコン膜18の上部にCVD 法で多結晶シリコン膜20を堆積し、続いてスルーホー ル19を形成する領域の多結晶シリコン膜20をドライ エッチングして孔を形成した後、多結晶シリコン膜20 の上部にさらに多結晶シリコン膜(図示せず)を堆積す る。次に、多結晶シリコン膜20の上部の多結晶シリコ ン膜を異方性エッチングすることによって孔の側壁にサ イドウォールスペーサ21を形成し、続いて多結晶シリ コン膜20とサイドウォールスペーサ21とをハードマ スクに用いて孔の底面の窒化シリコン膜18および酸化 シリコン膜17をドライエッチングする。

【0031】次に、多結晶シリコン膜20およびサイド

後、図7に示すように、スルーホール19の内部にプラ グ22を形成する。プラグ22を形成するには、まず窒 化シリコン膜18の上部にPをドープしたn型多結晶シ リコン膜をCVD法で堆積することによってスルーホー ル19の内部にn型多結晶シリコン膜を埋め込んだ後、 スルーホール19の外部のn型多結晶シリコン膜を化学 機械研磨法 (またはエッチバック) で除去する。

【0032】この後、プラグ22上に、Ru膜からなる 下部電極30A、酸化タンタル膜32からなるキャパシ 夕絶縁膜(容量絶縁膜)およびW膜/Ru膜からなる上 10 部電極33によって構成される情報蓄積用容量素子Cを 形成する。

【0033】この情報蓄積用容量素子Cの形成めでのエ 程を、図8~図18を参照しながら詳細に説明する。こ れらの図は、プラグ22上の情報蓄積用容量索子Cの形 成予定領域を模式的に表した図である。

【0034】図8に示すように、プラグ22の表面にバ リア層23を形成する。バリア層23を形成するには、 まず、エッチングによってプラグ22の表面を窒化シリ コン膜18の表面よりも下方に後退させることによっ て、プラグ22の上部にバリア層23を埋め込むスペー スを確保する。次に、窒化シリコン膜18の上部にスパ ッタリング法で窒化タンタル膜を堆積することによっ て、プラグ22の上部の前記スペース内に窒化タンタル 膜を埋め込んだ後、スペース外部の窒化タンタル膜を化 学機械研磨法 (またはエッチバック) で除去する。な お、プラグ22の形成時、即ち、窒化シリコン膜18の 上部にPをドープしたn型多結晶シリコン膜をCVD法 で堆積することによってスルーホール19の内部にn型 多結晶シリコン膜を埋め込んだ後、スルーホール19の 30 外部のn型多結晶シリコン膜を化学機械研磨法(または エッチバック)で除去する際に、スルーホール19の内 部のn型多結晶シリコン膜をオーバー研磨 (オーバーエ ッチング)することによって、前記スペースを確保して もよい。また、バリア層23をTiN膜としてもよい。 また、バリア層23とプラグ22との界面に金属シリサ イドを形成してもよい。この金属シリサイドにより接触 抵抗の低減を図ることができる。この金属シリサイド は、例えば、次のように形成する。まず、窒化タンタル の堆積前に、前記スペース内にTi膜等の金属膜を形成 40 し、熱処理することによりプラグ22表面に金属シリサ イドを形成する。次いで、未反応の金属膜を除去し、金 属シリサイド上に窒化タンタル膜からなるバリア層23 を形成する。

【0035】次いで、図9に示すように、バリア層23 および窒化シリコン膜18上に、酸化シリコン膜24を 堆積する。情報蓄積用容量索子Cの下部電極は、この酸 化シリコン膜24に形成する孔(凹部)の内部に形成さ れる。下部電極の表面積を大きくして蓄積電荷量を増や すためには、酸化シリコン膜24を厚く(0.8μm程 50 度)で堆積する必要がある。酸化シリコン膜24は、例 えば酸素とテトラエトキシシラン (TEOS) とをソー スガスに用いたプラズマCVD法で堆積し、その後、必 要に応じてその表面を化学機械研磨法で平坦化する。

【0036】次に、酸化シリコン膜24の上部にタング ステン膜からなるハードマスク26を形成する。なお、 このハードマスク26には、タングステン以外の金属を 用いることも可能である。

【0037】次いで、図10に示すように、ハードマス ク26上に、フォトレジスト膜(図示せず)を形成し、 このフォトレジスト膜をマスクに、ハードマスク26を ドライエッチングする。続いて、ハードマスク26をマ スクに酸化シリコン膜24および窒化シリコン膜18を ドライエッチングすることにより、深い孔 (凹部) 27 を形成する。深い孔(凹部)27の底面には、スルーホ ール19内のバリア層23の表面が露出する。

【0038】次に、酸化シリコン膜24の上部に残った ハードマスク26を過酸化水素水を含有する溶液により 除去した後、図11に示すように、酸化シリコン膜24 の上部および孔27の内部に、CVD法により酸化タン タル膜28 (膜厚5 nm程度) を堆積する。この酸化タ ンタル膜28は、Ta (OC, H<sub>i</sub>), とO, を原料ガスと して400℃~450℃の範囲で成膜することができ る。この酸化タンタル膜28は、下地である酸化シリコ ン膜24や、後述するRu膜30との接着性に優れてい るため、接着層として用いられる。

【0039】次いで、図12に示すように、酸化タンタ ル膜28を、異法的にエッチングすることにより、酸化 シリコン膜24上部および孔27の底部に存在する酸化 タンタル膜28を除去し、孔27の側壁にのみ酸化タン タル膜28を残存させる。なお、前述の接着層として、 窒化タンタル膜を用いてもよい。この窒化タンタル膜 2 9を接着層として用いた場合は、窒化タンタルが導電性 を有するため、孔27の底部に存在する窒化タンタル膜 を除去する必要はない。図13は、酸化シリコン膜24 の上部および孔27の内部に、窒化タンタル膜29 (膜 厚5nm程度)を堆積した場合を示す。この窒化タンタ ル膜29は、CVD法により酸化タンタル膜28 (膜厚 5 nm程度) を堆積した後、NH.雰囲気下、700℃ で、3分間熱処理を施し、酸化タンタルを窒化タンタル に変換することにより形成する。以降の工程は、この窒 化タンタル膜29を接着層として用いた場合について説 明するが、酸化タンタル膜28を接着層として用いた場 合も同様である。

【0040】次に、図14に示すように、窒化タンタル 膜29の上部に、CVD法によりRu膜30(膜厚30 nm程度)を堆積する。このCVD法によるRu膜の堆 **、積前に、スパッタ法により薄いRu膜を形成しておけ** ば、スパッタ法により形成された膜が種となり、CVD 法によるRu膜30を効率良く形成することができる。

このRu膜30は、エチルシクロペンタジエニルルテニウム (Ru ( $C_1H_1C_2H_1$ )」)のテトラヒドロフラン溶液等のRuの有機化合物溶液を気化し、 $O_1$ と反応させることにより成膜する。

【2004年】次いで、NH、雰囲気等の還元性雰囲気中で6\_0\_0℃、3分間の熱処理を施す。次いで、N、雰囲気等の非酸化性雰囲気中で750℃で、2分間の熱処理を施す。

【<u>10</u>20227] このように、本実施の形態においては、還元性雰囲気中で熱処理を行ったので、Ru膜の成膜時に 10 Ru膜中に取り込まれた酸素や有機不純物を取り除くことができる。また、還元性雰囲気中で熱処理の後、さらに、高温の非酸化性雰囲気中で熱処理を行ったので、Ru膜の緻密化を行うことができる。

【②②433】次いで、Ru膜30上にフォトレジスト膜 (図示せず)を塗布し、全面露光を行った後、現像する。 ことによって、孔27内にフォトレジスト膜(図示せず)を残存させる。このフォトレジスト膜は、次の工程、 で酸化シリコン膜24の上部の不要なRu膜30をドラ イエッチングで除去する際に、孔27の内部(側壁およ、20 び底面)のRu膜30が除去されるのを防ぐ保護膜として使用される。次いで、このフォトレジスト膜をマスクに、ドライエッチングをすことにより、酸化シリコン瞳、24上のRu膜30b、30dを除去することにより下、 部電極30Aを形成する。次いで、孔27内のフォトレジスト膜を除去する(図15)。

【0044】次に、図16に示すように、下部電極30 Aが形成された孔27の内部および酸化シリコン膜24上にキャバシタ絶縁膜となる酸化タンタル膜32aを堆積する。酸化タンタル膜32aはペンタエトキシタンタル(Ta(OC,H,),)と酸素を原料としたCVD法で堆積し、成膜温度は420℃である。また、その膜厚は5nm程度とする。その後、非酸化性雰囲気中で700℃、2分間の熱処理を施し、酸化タンタルを結晶化させる。

【0045】次に、図17に示すように、酸化タンタル膜32a上に、さらに、酸化タンタル膜32bを堆積する。この酸化タンタル膜32bも酸化タンタル膜32aと同様の条件で堆積し、その膜厚は10nm程度とする。ここで、酸化タンタル膜32bは、その下地である酸化タンタル膜32aが、既に結晶化しているため、CVD法による成膜時に結晶化しているため、結晶化のための熱処理を省略することができる。

【0046】次に、酸化タンタル膜32a、32bを約550℃の酸化性雰囲気中で、1分間熱処理することによって酸化タンタルのリーク電流の低減を図る。

【0047】次に、図18に示すように、酸化タンタル 膜32bの上部に上部電極33を形成する。上部電極3 3は、例えば酸化タンタル膜32bの上部にCVD法で Ru膜33a(膜厚70nm程度)およびW膜33b (膜厚100nm程度)を堆積することによって形成する。W膜33bは、上部電極33と上層配線とのコンタクト抵抗を低減するために使用される。なお、Ru膜33aとW膜33bとの間に、キャバシタ絶縁膜(酸化タンタル膜32)からW膜へのガス(酸素や水素)の拡散による抵抗増大を防ぐためにTiN膜を形成してもよい。

【0048】ここまでの工程により、Ru膜30からなる下部電極30A、酸化タンタル膜32(32a、32b)からなるキャパシタ絶縁膜およびW膜33b/Ru膜33aからなる上部電極32によって構成される情報蓄積用容量素子Cが完成し、メモリセル選択用MISFETQsとこれに直列に接続された情報蓄積用容量素子Cとで構成されるDRAMのメモリセルが略完成する。図47は、情報蓄積用容量素子C形成後の半導体集積回路装置の平面図である。図7は、例えば、図47中のAーA部の断面図と対応する。

【0049】その後、情報蓄積用容量素子Cの上部に酸化シリコン膜等からなる層間絶縁膜34が形成され、さらに、この層間絶縁膜上に2層程度のA1配線が形成され、最上層のA1配線の上部にパッシベーション膜が形成されるが、これらの図示は省略する。

【0050】以上詳述したように、本実施形態によれば、還元性雰囲気中で熱処理を行ったので、下部電極30Aを構成するRu膜の成膜時にRu膜中に取り込まれた酸素や有機不純物を取り除くことができる。さらに、還元性雰囲気中で熱処理の後、さらに、高温の非酸化性雰囲気中で熱処理を行ったので、Ru膜30の緻密化を行うことができる。

【0051】その結果、Ru膜30と接触しているバリア層23が、Ru膜30中の酸素の影響により酸化されるのを防止することができ、Ru膜30とバリア層23(プラグ22)との導通を確保することができる。

【0052】また、Ru膜の成膜時にRu膜中に取り込まれた酸素や有機不純物を取り除くことによりRu膜の凹凸を緩和することができ、さらに、その後の高温の非酸化性雰囲気中での熱処理により、Ru膜の平坦化および緻密化を行うことができる。

【0053】このように、Ru膜が緻密化しているので、その上部に形成される酸化タンタルの形成時の熱処理時のRu膜の収縮、変動を防止することができ、酸化タンタル膜の歪みを低減することができる。その結果、リーク電流の低減を図ることができる。

【0054】(実施の形態2)以下、本実施形態のDRAMの製造方法を図19~図26を用いて工程順に説明する。

【0055】図19は、本発明の実施の形態2である半 導体集積回路装置の製造方法を示す半導体基板の要部断 面図である。なお、図中の窒化タンタル膜29 (接着 50 層)形成工程までは、図1~図14までを参照しながら 説明した実施の形態1の場合と同様と同様であるためそ の説明を省略する。

【0056】図19に示すように、窒化タンタル膜29 上に、CVD法によりRu膜30a(膜厚10nm程 度)を堆積する。このCVD法によるRu膜の堆積前 に、スパッタ法により薄いRu膜を形成しておけば、ス パッタ法により形成された膜が種となり、CVD法によ るRu膜を効率良く形成することができる。このRu膜 は、エチルシクロペンタジエニルルテニウム(Ru(C ,H,C,H,),)のテトラヒドロフラン溶液等のRuの 有機化合物溶液を気化し、Oiと反応させることにより 成膜する。次いで、NH、雰囲気等の還元性雰囲気中で 600℃、3分間の熱処理を施す。

【0057】次に、図20に示すように、Ru膜30a 上に、さらに、Ru膜30aと同様の成膜条件で、Ru 膜30b(膜厚20nm程度)を堆積する。次いで、非 酸化性雰囲気中で750℃、2分間の熱処理を施す。こ の、熱処理の前に、NH<sub>1</sub>雰囲気等の還元性雰囲気中で 600℃、3分間の熱処理を施してもよい。

【0058】このように、本実施の形態においては、R 20 u膜をRu30aおよびRu30bの積層構造(Ru膜 30)とし、Ru膜30a、30bそれぞれの成膜後に 熱処理を施したので、Ru膜中の不純物を効果的に除去 することができる。その結果、Ru膜の緻密化を図るこ とができる。

【0059】次いで、Ru膜30b上にフォトレジスト 膜(図示せず)を塗布し、全面露光を行った後、現像す ることによって、孔27内にフォトレジスト膜(図示せ ず)を残存させる。このフォトレジスト膜は、次の工程 で酸化シリコン膜24の上部の不要なRu膜30a、3 0 b および窒化タンタル膜 2 9 をドライエッチングで除 去する際に、孔27の内部(側壁および底面)のRu膜 30 (30a、30b) が除去されるのを防ぐ保護膜と して使用される。次いで、図21に示すように、このフ オトレジスト膜をマスクに、ドライエッチングをすこと により、酸化シリコン膜24上のRu膜30a、30b を除去することにより下部電極30Aを形成する。次い で、孔27内のフォトレジスト膜を除去する。

【0060】この後、実施の形態1の場合と同様に、情 報蓄積用容量素子Cを完成させることができる(図16 40 ~図18参照)。

【0061】また、以下の工程により情報蓄積用容量素 子Cを形成することもできる。

【0062】図22に示すように、Ru膜30上にキャ パシタ絶縁膜となる酸化タンタル膜32aを堆積する。 酸化タンタル膜32aはペンタエトキシタンタル (Ta (ОС, Н,),)と酸素を原料としたСVD法で堆積 し、成膜温度は420℃である。また、その膜厚は5n m程度とする。その後、NH,雰囲気等の還元性雰囲気

ンタル膜32aは、窒化タンタル膜232aとなる。

(図23)。このように、本実施の形態においては、酸 化タンタル膜32a形成後、還元性雰囲気中で熱処理を 行ったので、酸化タンタル膜32aの成膜時にRu膜中 に取り込まれた酸素を取り除くことができる。

【0063】次いで、窒化タンタル膜232a上にフォ トレジスト膜(図示せず)を塗布し、全面露光を行った 後、現像することによって、孔27内にフォトレジスト 膜(図示せず)を残存させる。次いで、図24に示すよ 10 うに、このフォトレジスト膜をマスクに、ドライエッチ ングをすことにより、酸化シリコン膜24上のRu膜3 0 および窒化タンタル膜232aを除去することにより 下部電極30Aを形成する。次いで、孔27内のフォト レジスト膜を除去する(図24)。

【0064】次に、図25に示すように、下部電極30 Aおよび窒化タンタル膜232aが形成された孔27の 内部および酸化シリコン膜24上にキャパシタ絶縁膜と なる酸化タンタル膜32を堆積する。酸化タンタル膜3 2はペンタエトキシタンタル (Ta (OC, H<sub>1</sub>)<sub>1</sub>)と 酸素を原料としたCVD法で堆積し、成膜温度は420 ℃である。また、その膜厚は15nm程度とする。その 後、非酸化性雰囲気中で700℃、2分間の熱処理を施 し、酸化タンタルを結晶化させる。

【0065】次に、図26に示すように、酸化タンタル 膜32の上部に上部電極33を形成する。上部電極33 は、例えば酸化タンタル膜32の上部にCVD法でRu 膜33a (膜厚70nm程度) およびW膜33b (膜厚 100nm程度)を堆積することによって形成する。W 膜33bは、上部電極33と上層配線とのコンタクト抵 抗を低減するために使用される。なお、Ru膜33aと W膜33bとの間に、キャパシタ絶縁膜(酸化タンタル 膜32)からW膜へのガス(酸素や水素)の拡散による 抵抗増大を防ぐためにTiN膜を形成してもよい。

【0066】ここまでの工程により、Ru膜30からな る下部電極30A、酸化タンタル膜32からなるキャパ シタ絶縁膜およびW膜/Ru膜からなる上部電極33に よって構成される情報蓄積用容量素子Cが完成し、メモ リセル選択用MISFETQsとこれに直列に接続され た情報蓄積用容量素子Cとで構成されるDRAMのメモ リセルが略完成する。

【0067】その後、情報蓄積用容量素子Cの上部に酸 化シリコン膜等からなる層間絶縁膜34が形成され、さ らに、この層間絶縁膜上に2層程度のA1配線が形成さ れ、最上層のA1配線の上部にパッシベーション膜が形 成されるがこれらの図示は省略する。

【0068】以上詳述したように、本実施形態によれ ば、Ru膜をRu30aおよびRu30bの積層構造 (Ru膜30) とし、Ru膜30a、30bそれぞれの 成膜後に熱処理を施したので、Ru膜中の不純物を効果・ 中で700℃、2分間の熱処理を施す。この際、酸化タ 50 的に除去することができる。その結果、Ru膜の緻密化

を図ることができる。

【0069】従って、実施の形態1の場合と同様に、R u膜と接触しているバリア層23が、Ru膜中の酸素の 影響により酸化されるのを防止することができ、Ru膜 30とバリア層23(プラグ22)との導通を確保する ことができる。

[0070]また、Ru 膜 30 が緻密化しているので、 その上部に形成される酸化タンタル膜32の形成時の熱 処理時のRu膜30 (30A) の収縮、変動を防止する ことができ、酸化タンタル膜32の歪みを低減すること 10 ができる。その結果、リーク電流の低減を図ることがで

【0071】さらに、酸化タンタル膜32a形成後、還 元性雰囲気中で熱処理を行ったので、酸化タンタル膜3 2 a の成膜時にRu膜中に取り込まれた酸素を取り除く ことができ、この酸素の影響による導通不良を低減し、 また、より凹凸の少ない酸化タンタル膜32を形成する ことができる。

【0072】(実施の形態3)実施の形態1では、プラ グ22の表面に窒化タンタルや窒化チタンからなるバリ 20 ア層23を形成した後、深い孔27を形成したが、この 深い孔27を形成した後、プラグ22上面にバリア層と なるルテニウムシリコンナイトライド(RuSiN)3 23 aを形成してもよい。

【0073】以下、本実施形態のDRAMの製造方法を 図27~図36を用いて工程順に説明する。

【0074】図27は、本発明の実施の形態3である半 導体集積回路装置の製造方法を示す半導体基板の要部断 面図である。なお、図中のプラグ22形成工程までは、 図1~図7までを参照しながら説明した実施の形態1の 30 場合と同様であるためその説明を省略する。なお、本実 施の形態では、プラグ22が埋め込まれる絶縁膜は、酸 化シリコン膜17一層となっている。

【0075】図27に示すように、プラグ22および酸 化シリコン膜17上に、窒化シリコン膜318、酸化シ リコン膜24および酸化タンタル膜28aを堆積する。 情報蓄積用容量索子Cの下部電極は、次の工程でこの窒 化シリコン膜318および酸化シリコン膜24に形成す る孔(凹部)の内部に形成される。下部電極の表面積を 大きくして蓄積電荷量を増やすためには、酸化シリコン 40 膜24を厚く(0.8 μm程度)で堆積する必要があ る。酸化シリコン膜24は、例えば酸素とテトラエトキ シシラン (TEOS) とをソースガスに用いたプラズマ CVD法で堆積し、その後、必要に応じてその表面を化 学機械研磨法で平坦化する。

【0076】次に、酸化タンタル膜28aの上部にタン グステン膜からなるハードマスク26を形成する。な お、このハードマスク26には、タングステン以外の金 属を用いることも可能である。

ク26上に、フォトレジスト膜(図示せず)を形成し、 このフォトレジスト膜をマスクに、ハードマスク26を ドライエッチングする。続いて、ハードマスク26をマ スクに酸化タンタル膜28a、酸化シリコン膜24およ び窒化シリコン膜 18をドライエッチングすることによ り、深い孔(凹部)27を形成する。深い孔(凹部)2 7の底面には、スルーホール19内のプラグ22の表面 が露出する。次に、酸化タンタル膜28aの上部に残っ たハードマスク26を過酸化水素水を含有する溶液によ り除去した後、図29に示すように、酸化タンタル膜2 8 aの上部および孔27の内部に、CVD法により酸化 タンタル膜28b (膜厚5nm程度)を堆積する。この 酸化タンタルは、Ta (ОС, Н,), とО, を原料ガスと して400℃~450℃の範囲で成膜することができ る。この酸化タンタル膜28aは、下地である酸化シリ コン膜24や、後述するRu膜30aとの接着性に優れ ているため、接着層として用いられる。次いで、図30 に示すように、酸化タンタル膜28bを、異法的にエッ **チングすることにより、酸化タンタル膜28a上部およ** び孔27の底部に存在する酸化タンタル膜28bを除去 し、孔27の側壁にのみ酸化タンタル膜28bを残存さ せる。

【0078】次に、図31に示すように、深い孔(凹 部)27内を含む酸化タンタル膜28a、28bの上部 に、Ru膜30a (膜厚5nm程度) を堆積する。この Ru膜30aは、エチルシクロペンタジエニルルテニウ ム (Ru (C, H, C, H,),) のテトラヒドロフラン溶 液等のRuの有機化合物溶液を気化し、O」と反応させ ることにより成膜する。このCVD法によるRu膜の堆 積前に、スパッタ法により薄いRu膜を形成しておけ ば、スパッタ法により形成された膜が種となり、CVD 法によるRu膜を効率良く形成することができる。

【0079】図32に示すように、非酸化性雰囲気中 で、600℃、1分の熱処理を施す。この熱処理によ り、プラグ22とRu膜30aとの接触部において、シ リサイド化反応が起こり、孔27の底部にルテニウムシ リサイド323が形成される。ここで、孔27の側壁や 孔27の外部においては、下地にシリコンがないためシ リサイド化反応が起こらず、ルテニウムシリサイドは形 成されない。このように、孔27の底面において、自己 整合的にルテニウムシリサイド323を形成することが できる。

【0080】その後、NH,雰囲気中で、600℃で3 **分熱処理を施すことにより、ルテニウムシリサイド32** 3の表面に、ルテニウムシリコンナイトライド(RuS iN) 323 aを形成する。かかる条件により形成され るRuSiNは、1nm程度である。このRuSiNの 膜厚は、熱処理温度で制御することができる。このRu SiNの膜が厚すぎるとこの上部に形成されるRu膜3 【0077】次いで、図28に示すように、ハードマス 50 0bとプラグ22 (ルテニウムシリサイド323) との

導通が確保できなくなり、また、薄すぎるRu膜30b とプラグ22とのシリサイド化反応を抑えることができ なくなる。Ru膜30bとプラグ22との導通を確保し つつRu膜30bとプラグ22とのシリサイド化反応を 抑えるためには、RuSiNの膜厚は、0.5~1.0 nm程度とすることが望ましい。

15

【0081】次いで、非酸化性雰囲気中で750℃、1 分間の熱処理を施し、未反応のRu膜30aの緻密化を

【0082】次に、図33に示すように、Ru膜30a 10 およびRuSiN323a上に、さらに、Ru膜30a と同様の条件下で、膜厚20nm程度のRu膜30bを 形成する。このRu膜30bは、不純物の含有量が少な く、緻密化されたRu膜30a上に形成されるため、R u膜30bの緻密化のための熱処理(例えば、非酸化性 雰囲気中で750℃、2分間の熱処理)を省略すること が可能である。ただし、本実施の形態においては、結晶 化の種とならないRuSiN323a上にもRu膜30 bが形成されるため、前述の緻密化のための熱処理を施 した方がよい。

【0083】このように、本実施の形態においては、孔 27の底面において、自己整合的にルテニウムシリサイ ド323を形成することができ、また、Ru膜をRu3 0aおよびRu30bの積層構造とし、Ru膜30a、 30bそれぞれの成膜後に熱処理を施したので、Ru膜 中の不純物を効果的に除去することができる。その結 果、Ru膜(30A)の緻密化を図ることができる。

【0084】次いで、Ru膜30b上にフォトレジスト 膜 (図示せず)を塗布し、全面露光を行った後、現像す ることによって、孔27内にフォトレジスト膜(図示せ) ず)を残存させる。このフォトレジスト膜は、次の工程 で酸化タンタル膜28aの上部の不要なRu膜30b、 30 dをドライエッチングで除去する際に、孔27の内 部 (側壁および底面) のRu膜30b、30dが除去さ れるのを防ぐ保護膜として使用される。次いで、このフ オトレジスト膜をマスクに、ドライエッチングをすこと により、酸化タンタル膜28a上のRu膜30b、30 dを除去することにより下部電極30Aを形成する。次 いで、孔27内のフォトレジスト膜を除去する(図3 4)。

【0085】次に、図35に示すように、下部電極30 Aが形成された孔27の内部および酸化シリコン膜24 上にキャパシタ絶縁膜となる酸化タンタル膜32を堆積 する。酸化タンタル膜32はCVD法で堆積し、その膜 厚は15nm程度とする。

【0086】次に、酸化タンタル膜32を約700℃の 窒素雰囲気中で、2分間熱処理することによって酸化タ ンタルの結晶化を図った後、約550℃の酸素雰囲気中 で、1分間熱処理し、酸化タンタルの膜質を改善する。

膜32の上部に上部電極33を形成する。上部電極33 は、例えば酸化タンタル膜32の上部にCVD法でRu 膜33a(膜厚70nm程度)およびW膜33b(膜厚 100nm程度) を堆積することによって形成する。W 膜33bは、上部電極33と上層配線とのコンタクト抵 抗を低減するために使用される。なお、Ru膜33aと W膜33bとの間に、キャパシタ絶縁膜(酸化タンタル 膜32)からW膜へのガス(酸素や水素)の拡散による 抵抗増大を防ぐためにTiN膜を形成してもよい。

【0088】ここまでの工程により、Ru膜30a、3 0 b からなる下部電極 3 0 A、酸化タンタル膜 3 2 から なるキャパシタ絶縁膜およびW膜33b/Ru膜33a からなる上部電極32によって構成される情報蓄積用容 量素子Cが完成し、メモリセル選択用MISFETQs とこれに直列に接続された情報蓄積用容量素子Cとで構 成されるDRAMのメモリセルが略完成する。

【0089】その後、情報蓄積用容量素子Cの上部に酸 化シリコン膜等からなる層間絶縁膜34が形成される。 【0090】さらに、この層間絶縁膜上に2層程度のA 1配線が形成され、最上層のA1配線の上部にパッシベ ーション膜を形成されるがこれらの図示は省略する。

【0091】以上詳述したように、本実施形態によれ ば、孔27の底面において、自己整合的にルテニウムシ リサイド323を形成することができ、容易のバリア層 となるRuSiN323aを形成することができる。ま た、Ru膜をRu30aおよびRu30bの積層構造と し、Ru膜30a、30bそれぞれの成膜後に熱処理を 施したので、Ru膜中の不純物を効果的に除去すること ができる。その結果、Ru膜の緻密化を図ることができ

【0092】従って、実施の形態1の場合と同様に、R u膜30a、30bと接触しているバリア層(323 a)が、Ru膜30a、30b中の酸素の影響により酸 化されるのを防止することができ、Ru膜30a、30 bとバリア層323a(プラグ22)との導通を確保す ることができる。

【0093】また、Ru膜30a、30b (30A) が 緻密化しているので、その上部に形成される酸化タンタ ル膜32の形成時に施される熱処理によってRu膜の収 縮、変動を防止することができ、酸化タンタル膜32の 40 歪みを低減することができる。その結果、リーク電流の 低減を図ることができる。

【0094】なお、本実施の形態においては、Ru膜3 Oaをシリサイド化し、ルテニウムシリコンナイトライ ド (RuSiN) 323aを形成した後、Ru膜30b を形成したが、このRu膜30bを形成せず、Ru膜3 Oaおよびルテニウムシリコンナイトライド(RuSi N) 323a上 (図32) に酸化タンタル膜32を形成 してもよい。この場合、結晶化の種とならないRuSi 【0087】次に、図36に示すように、酸化タンタル 50 N323a上には、非晶質の酸化タンタル膜32が成長

してしまう。しかしながら、情報蓄積用容量素子Cの容 量のほとんどは、孔27側壁の結晶化した酸化タンタル 膜32により確保することができるため、前述の非晶質 の酸化タンタル膜の存在は、情報蓄積用容量索子Cの特 性上、問題とならない。

【0095】(実施の形態4)次に、接着層とバリア層 を同一層で形成する場合について説明する。

【0096】以下、本実施形態のDRAMの製造方法を 図37~図46を用いて工程順に説明する。

【0097】図37は、本発明の実施の形態4である半 10 導体集積回路装置の製造方法を示す半導体基板の要部断 面図である。なお、図中のプラグ22形成工程までは、 図1~図7までを参照しながら説明した実施の形態1の 場合と同様であるためその説明を省略する。なお、本実 施の形態では、プラグ22が埋め込まれる絶縁膜は、酸. 化シリコン膜17一層となっている。

【0098】図37に示すように、プラグ22および酸 化シリコン膜17上に、窒化シリコン膜318および酸 化シリコン膜24を堆積する。情報蓄積用容量素子Cの 下部電極は、この窒化シリコン膜318および酸化シリ 20 コン膜24に形成する孔(凹部)の内部に形成される。 下部電極の表面積を大きくして蓄積電荷量を増やすため には、酸化シリコン膜 2 4 を厚く (0.8 μm程度) で **堆積する必要がある。酸化シリコン膜24は、例えば酸** 索とテトラエトキシシラン (TEOS) とをソースガス に用いたプラズマCVD法で堆積し、その後、必要に応 じてその表面を化学機械研磨法で平坦化する。

【0099】次に、酸化シリコン膜24の上部にタング ステン膜からなるハードマスク26を形成する。なお、 このハードマスク26には、タングステン以外の金属を 30 用いることも可能である。

【0100】次いで、図38に示すように、ハードマス ク26上に、フォトレジスト膜(図示せず)を形成し、 このフォトレジスト膜をマスクに、ハードマスク26を ドライエッチングする。続いて、ハードマスク26をマ スクに酸化シリコン膜24および窒化シリコン膜18を ドライエッチングすることにより、深い孔(凹部)27 を形成する。深い孔(凹部)27の底面には、スルーホ ール19内のプラグ22の表面が露出する。次に、酸化 シリコン膜24の上部に残ったハードマスク26を過酸 40 化水素水を含有する溶液により除去した後、図39に示 すように、酸化シリコン膜24の上部および孔27の内 部に、CVD法により酸化タンタル膜28 (膜厚5nm 程度)を堆積する。この酸化タンタルは、Ta(OC H₁), とO, を原料ガスとして400℃~450℃の範 囲で成膜することができる。次いで、NH、雰囲気下、 700℃で、3分間熱処理を施し、酸化タンタルを窒化 タンタルに変換する(図40)。この窒化タンタル膜2 9は、下地である酸化シリコン膜24や、後述するRu

られる。また、窒化タンタルは導電性を有し、緻密であ るため、後述するRu膜30aとプラグ22との接触界 面で起こる不所望な反応を防止する、バリア層としての 役割を果たす。

【0101】このように、本実施の形態によれば、接着 層とバリア層の役割を果たす窒化タンタル膜29を単一 の層で形成することができ、バリア層の形成工程を省略 することができる。また、NH、雰囲気下で熱処理を行 うので、酸化タンタル膜28とプラグ22との接触界面 に生じたシリコン酸化物を還元することができる。その 結果、プラグ22上に生じたシリコン酸化物による導通 不良を回避することができる。

【0102】次いで、図41に示すように、窒化タンタ ル膜29上に、CVD法によりRu膜30a (膜厚10 nm程度)を堆積する。このCVD法によるRu膜30 aの堆積前に、スパッタ法により薄いRu膜を形成して おけば、スパッタ法により形成された膜が種となり、C VD法によるRu膜30aを効率良く形成することがで きる。このRu膜30aは、エチルシクロペンタジエニ ルルテニウム (Ru (C, H, C, H,),) のテトラヒド ロフラン溶液等のRuの有機化合物溶液を気化し、On と反応させることにより成膜する。次いで、NH、雰囲 気等の還元性雰囲気中で600℃、3分間の熱処理を施 した後、非酸化性雰囲気中で750℃、2分間の熱処理 を施す。

【0103】次に、図42に示すように、Ru膜30a 上に、さらに、Ru膜30aと同様の成膜条件で、Ru 膜30b(膜厚20nm程度)を堆積する。ここで、こ のRu膜30bは、不純物の含有量が少なく、緻密化さ れたRu膜30a上に形成されるため、Ru膜30bの 緻密化のための熱処理(例えば、非酸化性雰囲気中で7 50℃、2分間の熱処理)を省略することが可能であ る。ただし、前述の緻密化のための熱処理を施せば、よ り特性が良くなる。

【0104】このように、本実施の形態においては、R u膜をRu30aおよびRu30bの積層構造とし、R u膜30aの成膜後に熱処理を施した後Ru膜30bを 形成したので、Ru膜30a中の不純物を効果的に除去 することができる。その結果、Ru膜30a、30bの 緻密化を図ることができる。

【0105】次いで、Ru膜30b上にフォトレジスト 膜(図示せず)を塗布し、全面露光を行った後、現像す ることによって、孔27内にフォトレジスト膜(図示せ ず)を残存させる。このフォトレジスト膜は、次の工程 で酸化シリコン膜24の上部の不要なRu膜30a、3 0 bをドライエッチングで除去する際に、孔27の内部 (側壁および底面)のRu膜30a、30bが除去され るのを防ぐ保護膜として使用される。次いで、図43に 示すように、このフォトレジスト膜をマスクに、ドライ 膜30との接着性に優れているため、接着層として用い 50 エッチングをすことにより、酸化シリコン膜24上のR

20 a、30bの緻密化を図ることが

u膜30a、30bを除去することにより下部電極30 Aを形成する。次いで、孔27内のフォトレジスト膜を 除去する。

【0106】次に、図44に示すように、下部電極30 Aが形成された孔27の内部および酸化シリコン膜24 上にキャパシタ絶縁膜となる酸化タンタル膜32aを堆 積する。酸化タンタル膜32aはペンタエトキシタンタ ル(Ta(OC,H,),)と酸素を原料としたCVD法 で堆積し、成膜温度は420℃である。また、その膜厚 は5nm程度とする。その後、非酸化性雰囲気中で70 0℃、2分間の熱処理を施し、酸化タンタルを結晶化さ せる。

【0107】次に、図45に示すように、酸化タンタル膜32a上に、さらに、酸化タンタル膜32bを堆積する。この酸化タンタル膜32bも酸化タンタル膜32aと同様の条件で堆積し、その膜厚は10nm程度とする。ここで、酸化タンタル膜32bは、その下地である酸化タンタル膜32aが、既に結晶化しているため、CVD法による成膜時に結晶化しているため、結晶化のための熱処理を省略することができる。

【0108】次に、図46に示すように、酸化タンタル膜32の上部に上部電極33を形成する。上部電極33は、例えば酸化タンタル膜32の上部にCVD法でRu膜33a(膜厚70nm程度)およびW膜33b(膜厚100nm程度)を堆積することによって形成する。W膜33bは、上部電極33と上層配線とのコンタクト抵抗を低減するために使用される。なお、Ru膜33aとW膜33bとの間に、キャバシタ絶縁膜(酸化タンタル膜32)からW膜へのガス(酸素や水素)の拡散による抵抗増大を防ぐためにTiN膜を形成してもよい。

【0109】ここまでの工程により、Ru膜30a、30bからなる下部電極30A、酸化タンタル膜32a、32bからなるキャパシタ絶縁膜32およびW膜33b/Ru膜33aからなる上部電極33によって構成される情報蓄積用容量素子Cが完成し、メモリセル選択用MISFETQsとこれに直列に接続された情報蓄積用容量素子Cとで構成されるDRAMのメモリセルが略完成する。

【0110】その後、情報蓄積用容量素子Cの上部に酸化シリコン膜等からなる層間絶縁膜34が形成され、さ40らに、この層間絶縁膜上に2層程度のA1配線が形成され、最上層のA1配線の上部にパッシベーション膜が形成されるがこれらの図示は省略する。

【0111】以上詳述したように、本実施形態によれば、接着層とバリア層の役割を果たす窒化タンタル膜29を単一の層で形成することができ、バリア層の形成工程を省略することができる。また、下部電極30AとなるRu膜をRu30aおよびRu30bの積層構造とし、Ru膜30aの成膜後に熱処理を施したので、Ru膜30a中の不純物を効果的に除去することができる。

その結果、Ru膜30a、30bの緻密化を図ることができる。

【0112】従って、実施の形態1の場合と同様に、R u膜30aと接触している窒化タンタル膜29が、Ru 膜中の酸素の影響により酸化されるのを防止することが でき、Ru膜30a、30bと窒化タンタル膜29(プ ラグ22)との導通を確保することができる。

【0113】また、Ru膜30a、30bが緻密化しているので、その上部に形成される酸化タンタル膜32a、32bの形成時の熱処理時のRu膜の収縮、変動を防止することができ、酸化タンタル膜の歪みを低減することができる。その結果、リーク電流の低減を図ることができる。

【0114】以上、本発明者によってなされた発明を実施の形態に基づいて具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

#### [0115]

20 【発明の効果】本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、 以下のとおりである。

【0116】本発明によれば、Ru膜中に取り込まれた酸素や有機不純物を取り除くことができる。また、Ru膜の緻密化を行うことができる。

【0117】従って、Ru膜と接触しているバリア層が、Ru膜中の酸素の影響により酸化されるのを防止することができ、Ru膜とバリア層(ブラグ)との導通を確保することができる。

30 【0118】また、Ru膜が緻密化しているので、その上部に形成される酸化タンタル等の容量絶縁膜の形成時に施される熱処理によるRu膜の収縮、変動を防止することができ、酸化タンタル膜の歪みを低減することができ、リーク電流の低減を図ることができる。

【0119】その結果、情報蓄積用容量素子の下部電極を構成するRu膜を精度良く形成することができる。また、良好なRu膜を形成することによりその上層に形成される容量絶縁膜の特性の向上、ひいては、情報蓄積用容量素子の特性の向上を図ることができる。また、DRAM等の半導体集積回路装置の製造歩留まりを向上させることができる。

#### 【図面の簡単な説明】

【図1】本発明の実施の形態1である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。

【図2】本発明の実施の形態1である半導体集積回路装置の製造方法を示す半導体基板の要部平面図である。

【図3】本発明の実施の形態1である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。

【図4】本発明の実施の形態1である半導体集積回路装 50 置の製造方法を示す半導体基板の要部断面図である。

21 【図5】本発明の実施の形態1である半導体集積回路装 置の製造方法を示す半導体基板の要部断面図である。 【図6】本発明の実施の形態1である半導体集積回路装 置の製造方法を示す半導体基板の要部断面図である。 【図7】本発明の実施の形態1である半導体集積回路装 置の製造方法を示す半導体基板の要部断面図である。 【図8】本発明の実施の形態1である半導体集積回路装 置の製造方法を示す半導体基板の要部断面図である。 【図9】本発明の実施の形態1である半導体集積回路装 置の製造方法を示す半導体基板の要部断面図である。 【図10】本発明の実施の形態1である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図11】本発明の実施の形態1である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図12】本発明の実施の形態1である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図13】本発明の実施の形態1である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図14】本発明の実施の形態1である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図15】本発明の実施の形態1である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図16】本発明の実施の形態1である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図17】本発明の実施の形態1である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図18】本発明の実施の形態1である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図19】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図20】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図21】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図22】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図23】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図24】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図25】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図26】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図27】本発明の実施の形態3である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。

【図28】本発明の実施の形態3である半導体集積回路

【図29】本発明の実施の形態3である半導体集積回路

装置の製造方法を示す半導体基板の要部断面図である。

装置の製造方法を示す半導体基板の要部断面図である。

【図30】本発明の実施の形態3である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図31】本発明の実施の形態3である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図32】本発明の実施の形態3である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図33】本発明の実施の形態3である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図34】本発明の実施の形態3である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 10 【図35】本発明の実施の形態3である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図36】本発明の実施の形態3である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図37】本発明の実施の形態4である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図38】本発明の実施の形態4である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図39】本発明の実施の形態4である半導体集積回路 20 装置の製造方法を示す半導体基板の要部断面図である。 【図40】本発明の実施の形態4である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図41】本発明の実施の形態4である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図42】本発明の実施の形態4である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図43】本発明の実施の形態4である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図44】本発明の実施の形態4である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図45】本発明の実施の形態4である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図46】本発明の実施の形態4である半導体集積回路 装置の製造方法を示す半導体基板の要部断面図である。 【図47】本発明の半導体集積回路装置の製造方法を示 す半導体基板の要部平面図である。 【符号の説明】 半導体基板 1

- 2 素子分離
- 40 3 p型ウエル
  - 4 酸化シリコン膜
  - 5 ゲート絶縁膜
  - 6 ゲート電極
  - 7 窒化シリコン膜
  - 8 n型半導体領域
  - 9 窒化シリコン膜
  - 10 酸化シリコン膜
  - 11、12 コンタクトホール
  - 13 プラグ
- 50 14 酸化シリコン膜

- 15 スルーホール
- 16 プラグ
- 17 酸化シリコン膜
- 18 窒化シリコン膜
- 19 スルーホール
- 20 多結晶シリコン膜
- 21 サイドウォールスペーサ

- 22 プラグ
- 23 バリア層
- 24 酸化シリコン膜
- 26 ハードマスク
- 27 孔(凹部)
- 28 酸化タンタル膜
- 28a、28b 酸化タンタル膜
- 29 窒化タンタル膜

#### 300 Ru膜

30a: 30b Rn膜


3.0.A 全下部電極

- 31 フォトレジスト膜
- 32 酸化タンタル膜
- 32a、32b 酸化タンタル膜
- 33 上部電極
- 33a Ru膜
- 33b W膜
- 232a 窒化タンタル膜
- 10 318 窒化シリコン膜
  - 34 層間絶縁膜
  - BL ピット線
  - C 情報蓄積用容量素子
  - L 活性領域
  - Qs メモリセル選択用MISFET
  - WL ワード線

【図1】

【図8】

**2** 8



[図9]


图 9


23

【図2】



**3** 







【図4】

₩ 4

【図5】

PH 5





【図6】

【図7】

